崗位要求：1.負責PCIe子系統(tǒng)的整體設計方案；2.完成PCIe控制器及相關系統(tǒng)模塊集成，通過前端設計流程（Lint/CDC/RDC）的各項檢查。3.完成PHY模塊的集成，通過前端設計流程（Lint/CDC/RDC）的各項檢查。4.與DFT配合，在RTL中嵌入DFT要求的邏輯，并對模擬IP生成DFT需要的功能測試向量。5.在充分理解設計的前提下，完成PCIe控制器和PHY的設計約束和邏輯綜合，保證交付的設計無時序違例。6.評審DV測試方案，配合DV完成子系統(tǒng)級和SoC級驗證（包括RTL級、門級仿真）。7.完成芯片回片測試，負責完成PCISIG兼容性測試。8.配合軟件組，完成PCIe相關的系統(tǒng)功能測試和性能測試。9.具備良好的溝通能力、分析解決問題能力，能按項目計劃合理調(diào)整自己的開發(fā)計劃。任職資格1.計算機體系結(jié)構(gòu)、微電子或相關專業(yè)本科及以上。2.熟悉計算機體系結(jié)構(gòu)，了解基于ARM的系統(tǒng)架構(gòu)，熟悉ARM CHI、ACE、AXI等總線協(xié)議。3.精通PCI Express協(xié)議，理解PCI Express協(xié)議在系統(tǒng)中的使用場景。4.有PCIe控制器（EP、RC、Switch）集成經(jīng)驗，精通主流廠家的IP使用，有PCIe 控制器開發(fā)經(jīng)驗更佳。5.熟練使用PCIe protocal analyze、Execeriszer，有實際系統(tǒng)級PCIe芯片調(diào)試經(jīng)驗，熟悉PCISIG兼容性測試更佳。6.有PCIe4/5及高速通信服務器級PCIe開發(fā)經(jīng)驗優(yōu)先。7.精通Verilog設計，有大規(guī)模復雜模塊的設計、仿真、調(diào)試經(jīng)驗。8.精通IC前端設計流程（Lint/CDC/RDC/synthesis/Formal），理解IC中后端設計需求，能完成PCIe 控制器和PHY的設計約束并向中后端交付。9.理解IC后端設計流程，有ECO實際操作經(jīng)驗。10.熟練使用Linux工作環(huán)境（shell/Makefile/Python/Perl/Tcl）。

奕行智能 E.V.A.S Inteligence 定位為一家 AI 大模型時代“云-端一體”的通用 AI 計算芯片公司，以先進的 AI 內(nèi)核計算架構(gòu)和 Scale Up 互聯(lián)作為核心技術?？偛吭谏虾?，是公司主要的研發(fā)運營中心，同時在杭州、深圳、南京、北京等地均設有研發(fā)中心，目前融資超 1 億美金。核心團隊：核心團隊為國內(nèi)半導體行業(yè)的高端配置。平均從業(yè)時間超過 15 年，既有在 Socionext、安霸、海思、中興、Nvidia、AMD、Cadence、Trident 這些業(yè)界頭部半導體公司的豐富產(chǎn)品經(jīng)驗，又有共同在一起合作多年的團隊信任和默契、凝聚力和戰(zhàn)斗力。團隊的布局覆蓋了從應用、架構(gòu)算法、軟件及工具鏈、SOC 系統(tǒng)架構(gòu)、芯片前后端實現(xiàn)到產(chǎn)品量產(chǎn)的產(chǎn)業(yè)全鏈條的專家。